A ARM, companhia por trás do design de 9 entre 10 tablets e smartphones do mercado, revelou as especificações da tecnologia conhecida como “cache coherency” (ou coerência de cache), crucial para o desenvolvimento de processadores de múltiplos núcleos heterogêneos.
Além disso, a companhia anunciou ainda a mais recente interface AMBA 4, bem como a especificação do protocolo de recurso para AMBA 4 AXI Coherency Extensions (ACE).
O recurso de coerência de cache é fundamental em aplicações que fazem o uso da computação multicore para manter de forma eficiente a consistência dos dados armazenados em caches locais de um ambiente compartilhado.
A especificação ACE AMBA 4 permite coerência de cache de nível de sistema através de clusters de processadores multicores, como é o caso do ARM Cortex-A15 MPCore e da GPU ARM Mali-T604. O recurso garante um ótimo desempenho e eficiência de energia aos chips com design SoC complexo, projetado ainda para lidar com a próxima geração de computação em celulares, home networking e aplicativos para jogos.
AMBA é uma metodologia padrão de interconexão atrelada ao chip, apoiada pela vasta maioria das indústrias de eletrônica digital, como é o caso da Arteris, Cadence, Jasper, Marvell, Mentor, Sonics, ST Ericsson, Synopsys, Texas Instruments e Xilinx.
A especificação ACE AMBA 4 permite uma coerência de cache ao nível de sistema para que processadores multicores de alto desempenho possam gerenciar uma maior quantidade de dados e cache compartilhado, comunicação de componentes mais transversal e suportar mecanismos de processamento adicional que acessam cache compartilhado e memória externa.
A publicação de uma forma padrão de gerenciamento de coerência de cache, barreiras de memória e gerenciamento de memória virtual irá reduzir a manutenção do cache por software, economizando ciclos de processamento da CPU e reduzindo os acessos à memória externa.
Comente com sua conta Blogger
Comente com sua conta Google+
