Uma das grandes cartadas na nova geração de placas de vídeo, tando de Nvidia quanto de AMD, é a troca para uma nova litografia. Depois de alguns anos estacionados nos 28 nanômetros, o lado verde da força parte para os 16nm, enquanto o lado vermelho virá equipado com 14nm.
A redução na litografia tem efeitos já muito bem conhecidos por conta da Lei de Moore: mais transistor em menos espaço resulta em maior densidade de transistores, maior performance e menor consumo. Mas, além do novo tamanho dos transistores, outra descrição tem aparecido na litografia desses chips gráficos. Afinal, o que é FinFET?
Quando não dá pra encolher mais
A evolução das microarquiteturas parece "paçoquinha": é só seguir reduzindo o tamanho dos transistores e dos componentes do microchip, e assim está feita a próxima geração de produtos mais eficientes. O problema é que esses componentes já estão com medidas na casa dos poucos nanômetros, e começam a surgir problemas de estabilidade, causados pelo balanço entre tensão, dissipação não intencional de energia e performance. Some tudo isso ao desafio que é a própria fabricação desses transistores tão minúsculos em uma escala industrial e à baixo custo.
Não é a toa que a Intel não foi capaz de manter o ritmo de miniaturização que vem imprimindo há anos com seu ciclo "tick-tock", onde em uma geração reduzia a litografia e na seguinte realizava aprimoramentos na microarquitetura. Os processadores da geração codinome Kabi Lake, que deveriam representar o "tick" (redução de litografia) no ciclo de desenvolvimento da empresa, irão repetir a litografia de 14nm dos Skylake (tornando-se assim uma espécie de semi-tock) e só nos processadores Cannonlake é que veremos microchips baseados em litografia de 10 nanômetros.
SÓ REDUZIR O TRANSISTOR ESTÁ FICANDO CADA VEZ MAIS DIFÍCIL
Se a Intel não tem boas notícias, em compensação a IBM já vem mostrando avanços nessa área com a produção de transistores baseados em nanotubos de grafeno. O novo material pode embalar novamente a Lei de Moore, mas ainda há chão entre desenvolver uma nova tecnologia e massificá-la, respeitando principalmente custos aceitáveis para tornar o produto viável.
Se encolher está difícil, e um substituto ao transistor de silício não está pronto, que outra forma de ganhar performance? Chegou o momento de reorganizar o transistor, ao invés de só ficar encolhendo ele.
O transistor fica 3D
Para entender como é o novo transistor, primeiro é preciso entender como é o transistor "tradicional". Mas prepare-se, porque daqui pra frente não tem nenhuma imagem bonita ilustrando, e a coisa fica um tanto complicada. A estrutura do transistor é basicamente essa:
O transistor atua quando aplicamos uma tensão no Source (fonte). Se o Gate (comporta) não estiver carregada positivamente, não existirá corrente elétrica pois não irá passar pelo Substrate (substrato), indicando dessa forma o zero. Se o Gate estiver com uma carga positiva, ele atua possibilitando a passagem pelo substrato e dessa forma vai acontecer a corrente elétrica do Source para o Drain (dreno). Como pode perceber, esse fluxo é bidimensional, passando pelo Source, o Substrate e então chegando ao Drain. Essa estrutura capaz de permitir ou não a passagem de corrente é conhecida como FET (Field Effect Transistor), que em português é chamado de Transistor de Efeito de Campo.
A redução da litografia traz um efeito colateral: a distância entre o Source e o Drain (nesse gráfico representado pela letra L) é tão reduzida que passa a ficar difícil para o Gate atuar corretamente e evitar que uma corrente elétrica aconteça de forma equivocada. Mas felizmente há uma forma de solucionar esse problema. O conceito de um "transistor 3D" foi desenvolvido por diversas fabricantes, sendo que uma das primeiras a mostrar o produto na prática foi a Intel e seus processadores Ivy Bridge. A empresa utiliza o nome "Tri-Gate" para dar nome e sua tecnologia multigate (múltiplas comportas).
QUANDO VOCÊ REDUZ DEMAIS O TRANSISTOR, A CORRENTE ELÉTRICA PASSA ATÉ QUANDO NÃO ERA PARA ACONTECER
Funciona basicamente assim: ao invés de um simples caminho da corrente bidimensional, o canal entre o Source e o Drain são "levantados", formando essa estrutura que no gráfico abaixo é chamada de Fin (algo difícil de traduzir, pode significar barbatana, ou a parte de cima da cauda de um avião). Por conta dessa elevação, o Gate passa a atuar "em volta" do canal, aumentando usa área de contato quando faz essa volta, e não apenas passando diretamente por cima.
COM O FINFET MESMO EM UMA LITOGRAFIA MUITO PEQUENA O GATE É CAPAZ DE AGIR PERMITINDO OU EVITANDO A PASSAGEM DA CORRENTE
É MUITO DIFÍCIL REDUZIR A LITOGRAFIA PARA MENOS DE 20NM E OBTER EFICIÊNCIA E ESTABILIDADE SEM UTILIZAR O FINFET
Por conta desse "controle tridimensional" do Gate sobre (e em torno) do canal entre o Source e o Drain, há saltos em vários aspectos como redução de consumo de energia, já que o melhor controle reduz a tensão elétrica que necessita ser aplicada para ocorrer a corrente elétrica. Essa modificações, mais do que bem-vindas, se mostraram indispensáveis para qualquer chip baseado em uma litografia menor que 20nm. Além da Intel, outras fabricantes de microchips com transistores FinFET são a Samsung, a TSMC (que fará as GPUs Pascal da Nvidia em 16nm FinFET) e a GlobalFoundries (que fará as GPUs Polaris da AMD em 14nm).
Comente com sua conta Blogger
Comente com sua conta Google+
